工作职责：1.根据设计规范完成验证方案的制定；2.协助负责UVM验证或FPGA验证工作，负责模块级或者系统级的仿真环境搭建；3.协助负责芯片级/模块级验证工作,根据design spec, 完成模块或者系统验证所需要的test pattern, 与相关子系统设计工程师进行review；4.完成测试平台，测试向量以及仿真模型的设计；5.完成各种仿真指标的分析；6.完成相应的文档工作。
任职资格：1.微电子、集成电路工程、电路与系统等相关专业，硕士及以上学历优先；2.熟悉Verilog代码编写、形式验证等；3.熟悉UVM等验证方法学；4.熟悉verilog设计仿真及调试，熟悉perl,shell等脚本能力，可以独立搭建模块级或系统级验证环境；5.较强的专业技能的学习应用能力、较强的执行力；6.良好的团队合作工作态度和团队协作能力。